关于晶振的增益和驱动电平

增益和驱动电平

增加

为了确保在错误的晶体模式下没有寄生或振荡，建议确保环路增益刚好足以确保在最坏情况下的满意操作。仅是晶体在其活动极限时振荡所需的2到3倍的增益裕度极限应该足够了。

驱动电平

低频晶体，特别是微型晶体，很容易被过度驱动损坏，如果VHF晶体不在校准时的驱动电平的至少一个数量级内工作，就会显示出明显的频率偏移。如果需要高度的稳定性，建议不要超过制造商建议的最大驱动水平。精密频率标准通常以低于一微瓦的频率运行高频晶体，由AGC电路而不是有源器件本身的限制作用保持在这个水平。

如果可能的话，在考虑下一阶段的需求之前，电路应该针对稳定性、增益和驱动电平进行优化。只要考虑阻抗水平，就可以从电路的各个部分提取信号；振荡器电路的过度负载将影响稳定性和增益裕度。

实用电路

低于150千赫兹

形成同相放大器的两个接地发射极晶体管提供了在这些频率下保证晶体低活性振荡所必需的增益。L1和C2储能电路应针对最大输出进行调整，提供一些选择性，并防止错误晶体模式下的振荡。二极管D1和D2将晶体驱动限制在标准晶体的安全水平。对于微调频率，Cc可以是微调器，其中间值应该大约等于平行校准晶体的负载电容。

低于150千赫兹

150千赫至550千赫

这是一个阻抗反转皮尔斯振荡器，它抑制了DT和CT切割晶体的主要双频寄生模式。为了与在并联谐振下校准的晶体一起使用，C1可以被等于晶体负载电容的电容器代替。L1被调整用于同频操作。

950至21MHz

这是一个带有串联微调的考皮茨振荡器。Ca、Cb和微调器的中间值的串联组合，如果需要的话，加上它的并联填充电容，应该等于晶体负载电容。在较高频率下，晶体管和杂散电容的分流效应应该允许5pF左右。如果调谐到谐波的LC槽插入晶体管集电极，你可以提取晶体谐波频率。这种情况下的输出应该取自收集器。

21至105赫兹

上述电路分别适用于第三和第五泛音晶体，描述了阻抗反相、科尔皮茨振荡器。随着晶体被旁路电容器暂时分流，L1最初应该被调整，使得在其最小值，在晶体频率出现自由振荡。如果晶体正偏移少量(根据晶体公差和可用电感摆动，10 - 40 ppm )，L1将允许精确的频率设置。可以实现谐波提取，如低频科尔皮茨电路所述。

105兆赫以上

高于105兆赫兹的振荡器电路设计很困难，我们建议使用类似于上述电路的接地振荡器。lo用于调谐晶体C0，否则会引起寄生振荡。理想情况下，频率上的操作应该与最大输出一致，L1应该被调谐到最大输出。L1还可以提供有限的修整范围，并且可以用与晶体串联的修剪器同时进行调节。所需要的精密公差晶体以及各种电路相移使得用其特性已经被预先精确测量的样品晶体进行实验成为可能。任何必要的频率偏移都可以写入晶体规格。为了避免寄生振荡，VHF电路布局实践是必不可少的。同样重要的是，确保反射回晶体管集电器箱的负载可以有额外的电容抽头来实现这一点，保持总电容处于相同的顺序，或者一些“真实”电阻可以与之并联。

这是一种常用的电路，采用TTL反相器或AT - cut晶体栅极。由于元件成本低，这是一个流行的电路，PCB上总是有备用反相器，可以作为时钟振荡器投入使用。然而，让这种装置工作有时会令人沮丧，因为这些装置从未打算用作线性放大器。电容器C2 (可以是微调器)旨在抵消逆变器的有效串联电阻，而不是充当晶体的负载电容器。在高频时，C2可能必须太小，才能正确执行此功能。不幸的是，C3的存在加剧了滞后相移问题，这是防止快速波前激发晶体三泛音模式所必需的；低于8MHz可能会造成麻烦。如果打算进行第三泛音操作，而不是C1仅仅是一个耦合电容器，那么它可以是一个低值，以便充当高通滤波器。可能更好的是，此时将是一个串联LC罐。

对于基模晶体，选择C3，以便第三泛音被抑制，加倍以确保安全，然后选择C2给出同频振荡。不同IC的参数可能有很大差异，所以最好尝试不同的品牌，坚持最有效的品牌。换句话说，要小心，用大约10nF将电源尽可能靠近IC去耦，如果可能的话，对输出使用不同的封装